発表リスト

論文誌

山本昌生, 中島耕太, 山内利宏, 名古屋彰, 谷口秀夫: "仮想計算機を利用した性能プロファイリングシステムの分散化とデータ収集停止時間の短縮," 電子情報通信学会論文誌 D, Vol. J102-D, No. 10, pp. 674-684, Oct. 2019.
T. Murooka, A. Nagoya, T. Miyazaki, H. Ochi and Y. Nakamura: "Network Processor for High-Speed Network and Quick Programming," Journal of Circuits, Systems, and Computers, Vol. 16, No. 1, pp. 65-79, Feb. 2007.
名古屋彰, 小栗清, 中村行宏: "自律再構成可能アーキテクチャPCAの構成手法," 電子情報通信学会論文誌 D, Vol. J89-D, No. 6, pp. 1110-1119, Jun. 2006.
H. Ito, R. Konishi, H. Nakada, H. Tsuboi, Y. Okuyama and A. Nagoya: "Dynamically Reconfigurable Logic LSI: PCA-2," IEICE Transactions on Information and Systems, Vol. E87-D, No. 8, pp. 2011-2020, Aug. 2004.
H. Ito, R. Konishi, H. Nakada, K. Oguri, A. Nagoya and M. Inamori: "Dynamically Reconfigurable Logic LSI — PCA-1 : The First Realization of the Plastic Cell Architecture," IEICE Transactions on Information and Systems, Vol. E86-D, No. 5, pp. 859-867, May 2003.
M. Inamori, H. Nakada, R. Konishi, A. Nagoya and K. Oguri: "A Method of Mapping Finite State Machine into PCA Plastic Parts," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E85-A, No. 4, pp. 804-810, Apr. 2002.
S. Yamashita, H. Sawada and A. Nagoya: "A General Framework to Use Various Decomposition Methods for LUT Network Synthesis," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E84-A, No. 11, pp. 2915-2922, Nov. 2001.
須山敬之, 横尾真, 澤田宏, 名古屋彰: "再構成可能なハードウェアを用いた充足可能性問題の解法," 電子情報通信学会論文誌 D-I, Vol. J84-D-I, No. 4, pp. 410-420, Apr. 2001.
T. Suyama, M. Yokoo, H. Sawada and A. Nagoya: "Solving Satisfiability Problems Using Reconfigurable Computing," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 9, No. 1, pp. 109-116, Feb. 2001.
H. Nagano, A. Matsuura and A. Nagoya: "An Efficient Implementation Method of a Metric Computation Accelerator for Fractal Image Compression Using Reconfigurable Hardware," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E84-A, No. 1, pp. 372-377, Jan. 2001.
H. Sawada, S. Yamashita and A. Nagoya: "Efficient Kernel Generation Based on Implicit Cube Set Representations and Its Applications," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E83-A, No. 12, pp. 2513-2519, Dec. 2000.
S. Yamashita, H. Sawada and A. Nagoya: "SPFD: A New Method to Express Functional Flexibility," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 19, No. 8, pp. 840-849, Aug. 2000.
山下茂, 澤田宏, 名古屋彰: "SPFD: 論理関数の自由度の新しい表現方法," 電子情報通信学会論文誌 A, Vol. J82-A, No. 7, pp. 1047-1056, Jul. 1999.
H. Sawada, S. Yamashita and A. Nagoya: "Restructuring Logic Representations with Simple Disjunctive Decompositions," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E81-A, No. 12, pp. 2538-2544, Dec. 1998.
S. Yamashita, H. Sawada and A. Nagoya: "An Efficient Method for Finding an Optimal Bi-Decomposition," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E81-A, No. 12, pp. 2529-2537, Dec. 1998.
A. Matsuura and A. Nagoya: "Bit and Word-Level Common Subexpression Elimination for the Synthesis of Linear Computations," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E81-A, No. 3, pp. 455-461, Mar. 1998.
A. Matsuura, M. Yukishita and A. Nagoya: "A Hierarchical Clustering Method for the Multiple Constant Multiplication Problem," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E80-A, No. 10, pp. 1767-1773, Oct. 1997.
H. Sawada, T. Suyama and A. Nagoya: "Logic Synthesis for Look-Up Table Based FPGAs Using Functional Decomposition and Boolean Resubstitution," IEICE Transactions on Information and Systems, Vol. E80-D, No. 10, pp. 1017-1023, Oct. 1997.
Y. Nakamura, K. Oguri, A. Nagoya, M. Yukishita and R. Nomura: "High-Level Synthesis Design at NTT Systems Labs," IEICE Transactions on Information and Systems, Vol. E76-D, No. 9, pp. 1047-1054, Sep. 1993.
関川浩, 名古屋彰, 小栗清, 中村行宏: "データ転送路へのセレクタの自動割付け," 電子情報通信学会論文誌 A, Vol. J74-A, No. 7, pp. 1031-1040, Jul. 1991.
名古屋彰, 中村行宏, 小栗清, 野村亮: "高位記述からの大規模論理合成における多段論理最適化," 電子情報通信学会論文誌 A, Vol. J74-A, No. 2, pp. 206-217, Feb. 1991.

国際会議, 査読付き会議

A. Ushiroyama, M. Watanabe, N. Watanabe and A. Nagoya: "Convolutional neural network implementations using Vitis AI," IEEE 12th Annual Computing and Communication Workshop and Conference (CCWC 2022), pp. 365-371, Virtual (Las Vegas, NV), Jan. 2022.
M. Yamamoto, K. Nakashima, T. Yamauchi, A. Nagoya and H. Taniguchi: "Acceleration of Analysis Processing on Decentralized Performance Profiling System Using Virtual Machines," Proc. of 6th International Workshop on Computer Systems and Architectures (CSA'18) to be held in conjunction with CANDAR'18, pp. 152-158, Hida Takayama (Japan), Nov. 2018.
N. Watanabe and A. Nagoya: "FSL - A Sophisticated Hardware Description Language Inheriting Design Philosophy of SFL," Conference Record of 2017 Taiwan and Japan Conference on Circuits and Systems (TJCAS 2017), 1A-6, p. 8, Okayama (Japan), Aug. 2017.
H. Ito, R. Konishi, H. Nakada, Y. Okuyama, A. Nagoya, T. Izumi and Y. Nakamura: "Asynchronous Dynamically Reconfigurable Logic LSIs Suitable for Technology Scaling," Proc. of 12th Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI 2004), pp. 458-465, Kanazawa (Japan), Oct. 2004.
Y. Nakane, K. Nagami, T. Shiozawa and A. Nagoya: "Concept and Implementation of Run-time Resource Management System Operating on Autonomously Reconfigurable Architecture," Proc. of 2003 IEEE International Conference on Field-Programmable Technology (FPT '03), pp. 136-143, Tokyo (Japan), Dec. 2003.
K. Oguri, Y. Shibata and A. Nagoya: "Asynchronous Bit-Serial Datapath for Object-Oriented Reconfigurable Architecture PCA," Proc. of 8th Asia-Pacific Computer Systems Architecture Conference (ACSAC 2003), Springer LNCS 2823, pp. 54-68, Aizu-Wakamatsu (Japan), Sep. 2003 (invited talk).
伊藤秀之, 小西隆介, 中田広, 坪井秀幸, 名古屋彰: "動的再構成可能論理LSI PCA-2の開発," 情報処理学会/電子情報通信学会第2回情報科学技術フォーラム(FIT 2003) 情報技術レターズ, pp. 53-54, Ebetsu (Japan), Sep. 2003.
H. Ito, R. Konishi, H. Nakada, H. Tsuboi and A. Nagoya: "Dynamically Reconfigurable Logic LSI designed as Fully Asynchronous System — PCA-2," Proc. of COOL Chips VI, p. 84, Yokohama (Japan), Apr. 2003.
M. Inamori, R. Konishi and A. Nagoya: "A New Approach to Mapping Finite State Machine into PCA Plastic Parts," Proc. of 10th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2001), pp. 178-185, Nara (Japan), Oct. 2001.
中根良樹, 永見康一, 塩澤恒道, Norbert Imlig, 名古屋彰, 小栗清: "自律再構成可能アーキテクチャPCAにおける実行時資源管理の方法," 情報処理学会 DAシンポジウム2001, pp. 67-72, Hamamatsu (Japan), Jul. 2001.
Y. Nakane, K. Nagami, T. Shiozawa, N. Imlig, A. Nagoya and K. Oguri: "Run-time Resource Management for the Dynamically Self-Reconfigurable Architecture PCA," Proc. of 1st International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA '01), pp. 57-63, Las Vegas (NV), Jun. 2001.
H. Ito, R. Konishi, H. Nakada, K. Oguri, A. Nagoya, N. Imlig, K. Nagami, T. Shiozawa and M. Inamori: "Dynamically Reconfigurable Logic LSI — PCA-1," Proc. of 2001 Symposium on VLSI Circuits, pp. 103-106, Kyoto (Japan), Jun. 2001.
H. Sawada, S. Yamashita and A. Nagoya: "SPFD: A Method to Express Functional Flexibility," Booklet of 10th International Workshops on Post-Binary ULSI Systems (ULSI 2001) associated with 31st IEEE International Symposium on Multiple-Valued Logic (ISMVL 2001), pp. 19-24, Warsaw (Poland), May 2001 (invited talk).
H. Nakada, H. Ito, R. Konishi, A. Nagoya, K. Oguri, T. Shiozawa and N. Imlig: "Self-Reorganizing Systems on VLSI Circuits," Proc. of 2001 International Symposium on Circuits and Systems (ISCAS 2001), Vol.4, pp. 310-313, Sydney (Australia), May 2001.
N. Imlig, T. Shiozawa, K. Nagami, Y. Nakane, R. Konishi, H. Ito and A. Nagoya: "Scalable Space/Time-shared Stream-Processing on the Run-time Reconfigurable PCA Architecture," Proc. of 8th Reconfigurable Architecture Workshop (RAW 2001) associated with 15th Annual International Parallel & Distributed Processing Symposium (IPDPS 2001), pp. 1441-1449, San Francisco (CA), Apr. 2001.
稲森稔, 中田広, 小西隆介, 名古屋彰: "PCA可変部への有限状態機械のマッピング手法の検討," 電子情報通信学会第14回回路とシステム(軽井沢)ワークショップ, pp. 95-100, Karuizawa (Japan), Apr. 2001.
R. Konishi, H. Ito, H. Nakada, A. Nagoya, K. Oguri, N. Imlig, T. Shiozawa, M. Inamori and K. Nagami: "PCA-1: A Fully Asynchronous, Self-Reconfigurable LSI," Proc. of 7th International Symposium on Asynchronous Circuits and Systems (ASYNC 2001), pp. 54-61, Salt Lake City (UT), Mar. 2001.
T. Shiozawa, N. Imlig, K. Nagami, K. Oguri, A. Nagoya and H. Nakada: "An Implementation of Longest Prefix Matching for IP Router on Plastic Cell Architecture," Proc. of 10th International Conference on Field Programmable Logic and Applications (FPL 2000), Springer LNCS 1896, pp. 805-809, Villach (Austria), Aug. 2000.
K. Aoyama, H. Sawada, A. Nagoya and K. Nakajima: "A Threshold Logic-Based Reconfigurable Logic Element with a New Programming Technology," Proc. of 10th International Conference on Field Programmable Logic and Applications (FPL 2000), Springer LNCS 1896, pp. 665-674, Villach (Austria), Aug. 2000.
S. Yamashita, H. Sawada and A. Nagoya: "A Layout Driven Logic Decomposition Model," Handouts of 2000 IEEE International Workshop on Logic Synthesis (IWLS 2000), pp. 111-115, Dana Point (CA), May 2000.
青山一生, 澤田宏, 名古屋彰: "ニューロンMOSによる論理関数回路の一設計手法," 電子情報通信学会第13回回路とシステム(軽井沢)ワークショップ, pp. 113-118, Karuizawa (Japan), Apr. 2000.
H. Sawada, S. Yamashita and A. Nagoya: "A Boolean Division Algorithm for Implicit Cube Set Representations," Proc. of 9th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2000), pp. 279-283, Kyoto (Japan), Apr. 2000.
S. Yamashita, H. Sawada and A. Nagoya: "An Efficient Framework of Using Various Decomposition Methods to Synthesize LUT Networks and Its Evaluation," Proc. of 5th Asia and South Pacific Design Automation Conference (ASP-DAC 2000), pp. 253-258, Yokohama (Japan), Jan. 2000.
T. Suyama, M. Yokoo and A. Nagoya: "Solving Satisfiability Problems on FPGAs Using Experimental Unit Propagation," Proc. of 5th International Conference on Principles and Practice of Constraint Programming (CP '99), Springer LNCS 1713, pp. 434-445, Alexandria (VA), Oct. 1999.
H. Sawada, S. Yamashita and A. Nagoya: "An Efficient Method for Generating Kernels on Implicit Cube Set Representations," Handouts of 1999 IEEE International Workshop on Logic Synthesis (IWLS '99), pp. 260-263, Lake Tahoe (CA), Jun. 1999.
A. Matsuura and A. Nagoya: "Summation Algorithms on Constrained Reconfigurable Meshes," Proc. of International Symposium on Parallel Architectures, Algorithms and Networks (I-SPAN '99), pp. 400-405, Fremantle (Australia), Jun. 1999.
松浦昭洋, 名古屋彰: "線形時間遅延再構成メッシュ上のビット和を求める最適アルゴリズム," 電子情報通信学会第12回回路とシステム(軽井沢)ワークショップ, pp. 481-486, Karuizawa (Japan), Apr. 1999.
澤田宏, 山下茂, 名古屋彰: "積和形論理式の非明示的表現における効率的カーネル生成法," 電子情報通信学会第12回回路とシステム(軽井沢)ワークショップ, pp. 331-336, Karuizawa (Japan), Apr. 1999.
T. Suyama, M. Yokoo and A. Nagoya: "Solving Satisfiability Problems on FPGAs Using Experimental Unit Propagation Heuristic," Proc. of 6th Reconfigurable Architecture Workshop (RAW '99) associated with 13th International Parallel Processing Symposium & 10th Symposium on Parallel and Distributed Processing (IPPS/SPDP '99), Springer LNCS 1586, pp. 709-711, San Juan (Puerto Rico), Apr. 1999.
H. Nagano, A. Matsuura and A. Nagoya: "An Efficient Implementation Method of Fractal Image Compression on Dynamically Reconfigurable Architecture," Proc. of 6th Reconfigurable Architecture Workshop (RAW '99) associated with 13th International Parallel Processing Symposium & 10th Symposium on Parallel and Distributed Processing (IPPS/SPDP '99), Springer LNCS 1586, pp. 670-678, San Juan (Puerto Rico), Apr. 1999.
S. Yamashita, H. Sawada and A. Nagoya: "An Integrated Approach for Synthesizing LUT Networks," Proc. of 9th Great Lakes Symposium on VLSI (GLS-VLSI '99), pp. 136-139, Ann Arbor (MI), Feb. 1999.
A. Matsuura, H. Nagano and A. Nagoya: "A Method for Implementing Fractal Image Compression on Reconfigurable Architecture," Proc. of 7th ACM International Symposium on Field-Programmable Gate Arrays (FPGA '99), p. 251, Monterey (CA), Feb. 1999.
H. Nagano, T. Suyama and A. Nagoya: "Acceleration of Linear Block Code Evaluations Using New Reconfigurable Computing Approach," Proc. of 4th Asia and South Pacific Design Automation Conference (ASP-DAC '99), pp. 161-164, Hong Kong, Jan. 1999.
H. Sawada, S. Yamashita and A. Nagoya: "Efficient Methods for a Simple Disjoint Decomposition and a Non-Disjoint Bi-Decomposition," Booklet of 7th International Workshop on Post-Binary ULSI Systems (ULSI '98) associated with 28th IEEE International Symposium on Multiple-Valued Logic (ISMVL 98), pp. 34-37, Fukuoka (Japan), May 1998.
H. Sawada, S. Yamashita and A. Nagoya: "Restructuring Logic Representations with Easily Detectable Simple Disjunctive Decompositions," Proc. of Design, Automation and Test in Europe Conference 1998 (DATE '98), pp. 755-759, Paris (France), Feb. 1998.
H. Nagano, T. Suyama and A. Nagoya: "Soft Decision Maximum Likelihood Decoders for Binary Linear Block Codes Implemented on FPGAs," Proc. of 6th ACM International Symposium on Field Programmable Gate Arrays (FPGA '98), p. 261, Monterey (CA), Feb. 1998.
S. Yamashita, H. Sawada and A. Nagoya: "New Methods to Find Optimal Non-Disjoint Bi-Decompositions," Proc. of 3rd Asia and South Pacific Design Automation Conference (ASP-DAC '98), pp. 59-68, Yokohama (Japan), Feb. 1998.
A. Matsuura and A. Nagoya: "Formulation of the Addition-Shift-Sequence Problem and Its Complexity," Proc. of 8th International Symposium on Algorithms and Computation (ISAAC '97), Springer LNCS 1350, pp. 42-51, Singapore, Dec. 1997.
松浦昭洋, 名古屋彰: "複数定数乗算問題におけるビット・語レベルの部分表現共有手法," 電子情報通信学会第10回回路とシステム(軽井沢)ワークショップ, pp. 303-308, Karuizawa (Japan), Apr. 1997.
S. Kimura, M. Yukishita, Y. Itou, A. Nagoya, M. Hirao and K. Watanabe: "A Hardware/Software Codesign Method for a General Purpose Reconfigurable Co-Processor," Proc. of 5th International Workshop on Hardware/Software Co-design (CODES/CASHE '97), pp. 147-151, Braunschweig (Germany), Mar. 1997.
H. Sawada, S. Yamashita and A. Nagoya: "Restricted Simple Disjunctive Decompositions Based on Grouping Symmetric Variables," Proc. of 7th Great Lakes Symposium on VLSI (GLS-VLSI '97), pp. 39-44, Urbana (IL), Mar. 1997.
A. Matsuura, M. Yukishita and A. Nagoya: "An Efficient Hierarchical Clustering Method for the Multiple Constant Multiplication Problem," Proc. of 2nd Asia and South Pacific Design Automation Conference (ASP-DAC '97), pp. 83-88, Chiba (Japan), Jan. 1997.
S. Yamashita, H. Sawada and A. Nagoya: "A New Method to Express Functional Permissibilities for LUT based FPGAs and Its Applications," Proc. of 1996 IEEE/ACM International Conference on Computer-Aided Design (ICCAD-96), pp. 254-261, San Jose (CA), Nov. 1996.
T. Suyama, H. Sawada and A. Nagoya: "LUT-based FPGA Technology Mapping using Permissible Functions," Proc. of 9th International Conference on VLSI Design (VLSI Design '96), pp. 215-218, Bangalore (India), Jan. 1996.
H. Sawada, T. Suyama and A. Nagoya: "Logic Synthesis for Look-Up Table based FPGAs using Functional Decomposition and Support Minimization," Proc. of 1995 IEEE/ACM International Conference on Computer-Aided Design (ICCAD-95), pp. 353-358, San Jose (CA), Nov. 1995.
H. Sawada, T. Suyama, M. Yukishita and A. Nagoya: "Logic Synthesis Method for Look-Up Table Architectures using Functional Decomposition and Support Minimization," Proc. of 5th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI '95), pp. 161-168, Nara (Japan), Aug. 1995.
P. Baglietto and A. Nagoya: "Design of a SIMD Massively Parallel Computer using a High Level Synthesis System," Proc. of 5th International Symposium on IC Technology, Systems & Applications (ISIC-93), pp. 510-514, Singapore, Sep. 1993.
H. Sekigawa, Y. Nakamura, K. Oguri, A. Nagoya and M. Yukishita: "Multiplexer Assignment after Scheduling and Allocation Steps," Proc. of 6th International Workshop on High-Level Synthesis (IWHLS '92), pp. 410-417, Dana Point (CA), Nov. 1992.
A. Nagoya, Y. Nakamura and R. Nomura: "Microprocessor Architecture Design using High-Level Synthesis System," Proc. of International Symposium on Logic Synthesis and Microprocessor Architecture (ISKIT '92), pp. 55-59, Iizuka (Japan), Jul. 1992.
Y. Nakamura, K. Oguri, A. Nagoya, M. Yukishita and R. Nomura: "High-Level Synthesis Design at NTT Systems Labs," Proc. of 3rd Synthesis and Simulation Meeting and International Interchange (SASIMI '92), pp. 344-353, Kobe (Japan), Apr. 1992.
R. Nomura, K. Oguri, Y. Nakamura and A. Nagoya: "The Strategy for Reliable ASIC Design in PARTHENON," Proc. of 4th International Forum on ASIC and Transducer Technology (ASICTT '91), pp. 7-12, Leuven (Belgium), May 1991.
K. Oguri, Y. Nakamura, R. Nomura, A. Nagoya and M. Yukishita: "PARTHENON: Perfect Harmony between Behavioral Language SFL and Synthesizer," 電子情報通信学会第4回回路とシステム(軽井沢)ワークショップ, pp. 198-203, Karuizawa (Japan), Apr. 1991.
R. Nomura, K. Oguri, A. Nagoya and Y. Nakamura: "A High-Level ASIC CAD System -PARTHENON-," Proc. of 2nd Makuhari International Conference on High Technology (MICHT '91), pp. 255-258, Chiba (Japan), Feb. 1991.
A. Nagoya, Y. Nakamura, K. Oguri and R. Nomura: "Multi-Level Logic Optimization for Large Scale ASICs," Proc. of 1990 IEEE International Conference on Computer-Aided Design (ICCAD-90), pp. 564-567, Santa Clara (CA), Nov. 1990.
Y. Nakamura, K. Oguri, A. Nagoya and R. Nomura: "A Hierarchical Behavioral Description based CAD System," Proc. of 1990 IEEE European Conference on Application Specific Integration Circuits (EURO ASIC '90), pp. 282-287, Paris (France), May 1990.
Y. Nakamura, M. Yukishita, R. Nomura and A. Nagoya: "Specification Design Expert System for Pipeline Control Architecture," Proc. of 1st European Design Automation Conference (EDAC '90), p. 671, Glasgow (Scotland), Mar. 1990.

研究会, 大会等

尾崎洸人，渡邊誠也，名古屋彰，渡邊実: "FSLによる3値化CNNのFPGA実装," 第47回パルテノン研究会資料集, pp. 1-8, Dec. 2021.
後山晃彦，渡邊誠也, 名古屋彰，渡邊実: "Vitis AIを用いたCNN実装," 電子情報通信学会技術研究報告, RECONF2021-19, pp. 13-18, Sep. 2021.
安藤駆，小林佳樹，渡邊誠也，名古屋彰: "自動走行ロボットにおけるROSノードのFPGA実装の検討," 第46回パルテノン研究会資料集, pp. 49-50, Dec. 2020.
番場大輔，渡邊誠也，名古屋彰: "SIMD命令利用による多倍長精度演算ライブラリの高性能化の検討," 第46回パルテノン研究会資料集, pp. 39-40, Dec. 2020.
後山晃彦，渡邊誠也，名古屋彰: "CNNの実装によるFPGA利用環境Vitisの評価," 第46回パルテノン研究会資料集, pp. 35-38, Dec. 2020.
石田亘希，渡邊誠也，名古屋彰: "差分進化アルゴリズムのFPGAへの実装," 第46回パルテノン研究会資料集, pp. 33-34, Dec. 2020.
大西創也，渡邊誠也，名古屋彰: "簡潔な設計記述を可能とするHDL Spiralの提案とその処理系の実装," 第46回パルテノン研究会資料集, pp. 3-14, Dec. 2020.
小林佳樹, 安藤駆, 渡邊誠也, 名古屋彰 (チーム OU Nagoya-Lab): "ZytleBotをベースとした自動走行ロボットの開発," 第9回相磯秀夫杯 FPGAデザインコンテスト論文集, pp. 21-22, Oct. 2020.
尾崎洸人，渡邊誠也，名古屋彰: "3値化CNNハードウェアのFPGA実装に関する検討," 2020年度(第71回)電気・情報関連学会中国支部連合大会講演論文集, R20-19-01-04, pp. 1-2, Oct. 2020.
尾崎洸人，渡邊誠也，名古屋彰: "粒子群最適化法のマルチコアCPUによる高速化の検討," 第45回パルテノン研究会資料集, pp. 61-62, Dec. 2019.
片山智宙，渡邊誠也，名古屋彰: "Pythonからの高位合成によるCNNハードウェアの設計," 第45回パルテノン研究会資料集, pp. 59-60, Dec. 2019.
安井寛貴，渡邊誠也，名古屋彰: "2値化CNNのハードウェア化における設計手法の比較," 第45回パルテノン研究会資料集, pp. 55-58, Dec. 2019.
後山晃彦，渡邊誠也，名古屋彰: "プログラマブルSoC向けの高位合成による量子化CNNの実装と評価," 第45回パルテノン研究会資料集, pp. 53-54, Dec. 2019.
赤木勇統，渡邊誠也，名古屋彰: "FSLによる2値化CNNのFPGA実装の高性能化," 第45回パルテノン研究会資料集, pp. 51-52, Dec. 2019.
林卓哉，渡邊誠也，名古屋彰: "異種プロセッサ環境における並列プログラミング手法の検討," 第45回パルテノン研究会資料集, pp. 21-25, Dec. 2019.
今井信志，渡邊誠也，名古屋彰: "RISC-Vへのカスタム命令の実装と評価," 第45回パルテノン研究会資料集, pp. 15-19, Dec. 2019.
中村一歩，渡邊誠也，名古屋彰: "ハードウェア記述言語FSLにおける手続き記述手法の拡張," 第45回パルテノン研究会資料集, pp. 11-14, Dec. 2019.
大西創也，渡邊誠也，名古屋彰: "ハードウェア記述言語FSLへのクラス記述の実装," 第45回パルテノン研究会資料集, pp. 7-10, Dec. 2019.
大西創也, 渡邊誠也, 名古屋彰: "RISC-VプロセッサのFSLを用いた実装と評価," 情報処理学会/電子情報通信学会第18回情報科学技術フォーラム(FIT 2019), C-019, pp. 229-236, Sep. 2019.
今井信志, 渡邊誠也, 名古屋彰: "RISC-Vへのカスタム命令の実装と評価," 情報処理学会/電子情報通信学会第18回情報科学技術フォーラム(FIT 2019), C-008, pp. 201-204, Sep. 2019.
小森遼太, 渡邊誠也, 名古屋彰: "GPGPU向けプログラミング環境の比較評価," 情報処理学会/電子情報通信学会第18回情報科学技術フォーラム(FIT 2019), C-003, pp. 189-192, Sep. 2019.
林卓哉, 渡邊誠也, 名古屋彰: "異種プロセッサ環境における並列プログラミング手法の提案," 情報処理学会/電子情報通信学会第18回情報科学技術フォーラム(FIT 2019), C-002, pp. 185-188, Sep. 2019.
今井信志，渡邊誠也, 須山敬之，名古屋彰: "RISC-Vへのカスタム命令実装手法の検討," 電子情報通信学会 2019年総合大会学生ポスターセッション予稿集, ISS-P-036, p. 96, Mar. 2019.
中村一歩，渡邊誠也, 名古屋彰: "ハードウェア記述言語FSLにおける手続き記述手法の拡張," 電子情報通信学会 2019年総合大会学生ポスターセッション予稿集, ISS-P-020, p. 80, Mar. 2019.
大西創也，渡邊誠也，名古屋彰: "RISC-VプロセッサのFSLによる実装と評価," 第44回パルテノン研究会資料集, pp. 33-42, Dec. 2018.
小森遼太，渡邊誠也，名古屋彰: "GPUを有する計算機向けプログラミング環境の比較評価," 第44回パルテノン研究会資料集, pp. 31-32, Dec. 2018.
宮地航太，渡邊誠也，名古屋彰: "Intel HLS Compilerを用いたハードウェア設計手法の評価," 第44回パルテノン研究会資料集, pp. 25-30, Dec. 2018.
佐藤佑己，渡邊誠也，名古屋彰: "任意精度の浮動小数点演算器のSFL記述自動生成ツール," 第44回パルテノン研究会資料集, pp. 17-24, Dec. 2018.
安井寛貴，渡邊誠也，名古屋彰: "SoC型FPGA向けウイルス検出エンジンのハードウェア実装," 電気・情報関連学会平成30年中国支部連合大会講演論文集, R18-19-07, pp. 1-2, Oct. 2018.
林卓哉，渡邊誠也，名古屋彰: "OpenCLを用いたマルチデバイス処理向けのタスク振り分け手法," 電気・情報関連学会平成30年中国支部連合大会講演論文集, R18-19-06, pp. 1-2, Oct. 2018.
佐藤佑己, 渡邊誠也, 名古屋彰: "任意精度演算器のSFL記述の自動生成に関する研究," 電子情報通信学会 2018年総合大会学生ポスターセッション予稿集, ISS-P-036, p. 93, Mar. 2018.
宮地航太, 渡邊誠也, 名古屋彰: "Intel HLS Compilerを用いた画像処理ハードウェア設計に関する検討," 電子情報通信学会 2018年総合大会学生ポスターセッション予稿集, ISS-P-035, p. 92, Mar. 2018.
津田輝一，渡邊誠也，名古屋彰: "プログラマブルSoC向けの高位合成によるCNN設計手法に関する研究," 第43回パルテノン研究会資料集, pp. 47-48, Dec. 2017.
三木啓輔，渡邊誠也，名古屋彰: "ハードウェア記述言語FSLの拡張に関する研究," 第43回パルテノン研究会資料集, pp. 41-46, Dec. 2017.
寺山直輝，渡邊誠也，名古屋彰: "SoC型FPGAを用いたゲーム木探索処理の実装," 第43回パルテノン研究会資料集, pp. 35-39, Dec. 2017.
安井寛貴，渡邊誠也，名古屋彰: "ウイルス検出エンジンのSoC型FPGAへの実装に関する検討," 第43回パルテノン研究会資料集, pp. 7-8, Dec. 2017.
中村一歩，渡邊誠也，名古屋彰: "高位合成系Synthesijerによるハードウェア設計の評価," 第43回パルテノン研究会資料集, pp. 5-6, Dec. 2017.
林卓哉，渡邊誠也，名古屋彰: "OpenCLを用いたマルチデバイス処理向けのタスク振り分け手法の検討," 第43回パルテノン研究会資料集, pp. 3-4, Dec. 2017.
今井信志，渡邊誠也，名古屋彰: "マルチコアプロセッサ向けプログラミング環境の比較・評価," 第43回パルテノン研究会資料集, pp. 1-2, Dec. 2017.
板嶋公希, 渡邊誠也, 名古屋彰: "OpenCLを用いた各種計算資源向けの設計環境の評価," 電子情報通信学会 2017年総合大会学生ポスターセッション予稿集, ISS-P-135, p. 135, Mar. 2017.
三皷利明, 渡邊誠也, 名古屋彰: "プログラマブルSoC向けの高位合成による設計環境の評価," 電子情報通信学会 2017年総合大会学生ポスターセッション予稿集, ISS-P-62, p. 62, Mar. 2017.
山本昌生，中島耕太，山内利宏，名古屋彰，谷口秀夫: "仮想計算機を利用した性能プロファイリングシステムの分散化," 情報処理学会研究報告, 2017-OS-139(8), pp. 1-8, Mar. 2017.
宮地航太，渡邊誠也，名古屋彰: "LBP特徴量を用いた画像認識のFPGA実装," 第42回パルテノン研究会資料集, pp. 45-46, Dec. 2016.
佐藤佑己，渡邊誠也，名古屋彰: "多倍長精度演算の高速化手法の検討," 第42回パルテノン研究会資料集, pp. 43-44, Dec. 2016.
渡邊誠也，名古屋彰: "Scala記述のOpenCLカーネルからのハードウェア記述生成手法の検討," 第42回パルテノン研究会資料集, pp. 15-22, Dec. 2016.
田邊亮介，渡邊誠也，名古屋彰: "Sparkを利用した機械学習のGPUによる高速化手法の提案," The 18th IEEE Hiroshima Section Student Symposium (HISS), B4-54, pp. 410-413, Nov. 2016.
寺山直輝，板嶋公希，渡邊誠也，名古屋彰: "SFLを用いたゲーム木探索処理ハードウェアのパイプライン実装," 電気・情報関連学会平成28年中国支部連合大会講演論文集, R16-19-02, pp. 1-2, Oct. 2016.
三木啓輔，渡邊誠也，名古屋彰: "ハードウェア記述言語FSLの処理系におけるSFL Backendの実装," 電気・情報関連学会平成28年中国支部連合大会講演論文集, R16-19-01, pp. 1-2, Oct. 2016.
寺山直輝, 本城和樹, 渡邊誠也, 名古屋彰 (チーム Athena): "SFL/PARTHENONを用いた設計によるTraxのFPGA実装," 情報処理学会/電子情報通信学会第15回情報科学技術フォーラム(FIT 2016), イベント企画 The 2nd RECONF/CPSY/ARC/GI Traxデザインコンペティション, p. 21, Sep. 2016.
桑原博哉，渡邊誠也，名古屋彰: "画像処理機能のハードウェア化における高位合成系の評価," 電子情報通信学会 2016年総合大会学生ポスターセッション予稿集, ISS-P-129, p. 129, Mar. 2016.
寺山直輝，高山敬生，板嶋公希，渡邊誠也，名古屋彰: "Traxゲームにおける盤面評価モジュールのFPGA実装," 第41回パルテノン研究会資料集, pp. 43-44, Dec. 2015.
高山敬生，寺山直輝，板嶋公希，渡邊誠也，名古屋彰: "SFLを用いたゲーム木探索処理ハードウェアのFPGA実装," 第41回パルテノン研究会資料集, pp. 37-42, Dec. 2015.
三木啓輔，渡邊誠也，名古屋彰: "ハードウェア記述言語FSLからSFLへの変換系の実装," 第41回パルテノン研究会資料集, pp. 23-24, Dec. 2015.
渡邊誠也，名古屋彰: "SFLの設計思想と言語機能を受け継いだ新たなハードウェア記述言語FSL," 第41回パルテノン研究会資料集, pp. 15-22, Dec. 2015.
津田輝一，渡邊誠也，名古屋彰: "FLACオーディオデコーダのハードウェア実装と評価," 第41回パルテノン研究会資料集, pp. 9-10, Dec. 2015.
渡邊誠也，名古屋彰: "ハードウェア記述言語SFLからVerilog HDLへの変換系「SFLコンパイラ」の設計と実装," 第41回パルテノン研究会資料集, pp. 1-8, Dec. 2015.
和賀井翔，渡邊誠也，名古屋彰: "汎用並列処理プロセッサとしてのdGPUとIGPの比較," The 17th IEEE Hiroshima Section Student Symposium (HISS), B-69, pp. 496-500, Nov. 2015.
西佐古祐太，渡邊誠也，名古屋彰: "種々の並列デバイス向けアプリケーション設計環境AdviceのGPU向け拡充," The 17th IEEE Hiroshima Section Student Symposium (HISS), A-67, pp. 232-235, Nov. 2015.
田邊亮介，渡邊誠也，名古屋彰: "大規模データに対するクラスタリングのGPUによる高速化," 電気・情報関連学会平成27年中国支部連合大会講演論文集, 19-6, pp. 312-313, Oct. 2015.
渡邊誠也, 名古屋彰: "オブジェクト指向／関数型言語をベースとするハードウェア記述言語FSLの設計," 電子情報通信学会技術研究報告, RECONF2015-37, pp. 27-32, Sep. 2015.
高山敬生, 板嶋公希, 寺山直輝, 渡邊誠也, 名古屋彰 (チーム Athena): "SFLを用いた設計によるTraxのFPGA実装," 情報処理学会/電子情報通信学会第14回情報科学技術フォーラム(FIT 2015), イベント企画 The 1st RECONF/CPSY/ARC/GI Traxデザインコンペティション, p. 24, Sep. 2015.
泉倉大地，渡邊誠也，名古屋彰: "Chiselを用いたハードウェア設計の効率化に関する研究," 電子情報通信学会 2015年総合大会学生ポスターセッション予稿集, ISS-P-140, p. 140, Mar. 2015.
小林直人，渡邊誠也，名古屋彰: "並列処理可能な計算機向けのアプリケーション実装手法に関する研究," 電子情報通信学会 2015年総合大会学生ポスターセッション予稿集, ISS-P-135, p. 135, Mar. 2015.
濱口朋浩，渡邊誠也，名古屋彰: "複数アルゴリズムに対応した暗号回路の構成法に関する研究," 電子情報通信学会 2015年総合大会学生ポスターセッション予稿集, ISS-P-124, p. 124, Mar. 2015.
竹林優一，渡邊誠也，名古屋彰: "画像処理機能のハードウェア化における高位合成の適用性に関する研究," 電子情報通信学会 2015年総合大会学生ポスターセッション予稿集, ISS-P-123, p. 123, Mar. 2015.
古島直道, 渡邊誠也, 名古屋彰: "種々の並列処理ハードウェアをターゲットとするアプリケーション設計環境Adviceの提案," 電子情報通信学会技術研究報告, CPSY2014-165, DC2014-91, 情報処理学会研究報告, 2015-SLDM-170(4), 2015-EMB-036(4), pp. 19-24, Mar. 2015.
和賀井翔，渡邊誠也，名古屋彰: "DCT実装における種々の並列化手法の比較評価," 電気・情報関連学会平成26年中国支部連合大会講演論文集, 20-8, pp. 370-371, Oct. 2014.
桑原博哉，渡邊誠也，名古屋彰: "テンプレートマッチングを用いた動画像手振れ補正処理のハードウェア実装," 電気・情報関連学会平成26年中国支部連合大会講演論文集, 20-7, pp. 368-369, Oct. 2014.
西佐古祐太，渡邊誠也，名古屋彰: "ブロック暗号CamelliaのGPGPU向けの各種実装手法の比較評価," 電気・情報関連学会平成26年中国支部連合大会講演論文集, 20-6, pp. 366-367, Oct. 2014.
高山敬生，渡邊誠也，名古屋彰: "高精細画像向けのWatershedアルゴリズムのFPGA実装," 電気・情報関連学会平成26年中国支部連合大会講演論文集, 20-5, pp. 364-365, Oct. 2014.
高山敬生，板嶋公希, 渡邊誠也，名古屋彰: "SFLを用いたBlokus DuoのFPGA実装," 第40回パルテノン研究会資料集, pp. 29-35, Sep. 2014.
桑原博哉，渡邊誠也，名古屋彰: "動画像手振れ補正処理ハードウェアのSFLによる設計と実装," 第40回パルテノン研究会資料集, pp. 7-13, Sep. 2014.
藤井惇司，渡邊誠也，名古屋彰: "遺伝子配列の解析における相同性検索のFPGA実装," 電子情報通信学会 2014年総合大会学生ポスターセッション予稿集, ISS-P-204, p. 69, Mar. 2014.
森本貴宏，渡邊誠也，名古屋彰: "任意形式の浮動小数点演算に対応したハードウェア設計環境の構築," 電子情報通信学会 2014年総合大会学生ポスターセッション予稿集, ISS-P-203, p. 68, Mar. 2014.
栗谷本賢志, 渡邊誠也, 名古屋彰: "SFLにおける設計要素パラメタライズのための構文拡張とその評価," 第39回パルテノン研究会資料集, pp. 35-42, Dec. 2013.
山本歩夢, 渡邊誠也, 名古屋彰: "Blokus DuoのSFL記述による設計とFPGA実装," 第39回パルテノン研究会資料集, pp. 13-18, Dec. 2013.
泉倉大地，渡邊誠也，名古屋彰: "JavaScalarにおけるキャッシュシミュレーション並列実行機構の実現と評価," 電気・情報関連学会平成25年中国支部連合大会講演論文集, 20-7, pp. 265-266, Oct. 2013.
三皷利明，渡邊誠也，名古屋彰: "FPGA上に構成される種々のWallace Tree型乗算器の比較評価," 電気・情報関連学会平成25年中国支部連合大会講演論文集, 20-6, pp. 263-264, Oct. 2013.
小林直人，渡邊誠也，名古屋彰: "GPGPUプログラミング環境としてのOpenCLとOpenACCの比較評価," 電気・情報関連学会平成25年中国支部連合大会講演論文集, 20-2, pp. 258-259, Oct. 2013.
友野純，渡邊誠也，名古屋彰: "OpenCLを用いたハードウェア設計環境実現のためのHDL変換系に関する検討," 電子情報通信学会 2013年総合大会学生ポスターセッション予稿集, ISS-P-170, p. 70, Mar. 2013.
野上将人，藤井惇司，渡邊誠也，名古屋彰: "動的再構成を用いたパターンマッチングハードウェア実現手法の検討と評価," 電子情報通信学会 2013年総合大会学生ポスターセッション予稿集, ISS-P-169, p. 69, Mar. 2013.
濱口朋浩, 渡邊誠也, 名古屋彰: "SFL/PARTHENONを利用したブロック暗号Camelliaのハードウェア実装," 第38回パルテノン研究会資料集, pp. 31-36, Dec. 2012.
福田龍祐, 渡邊誠也, 名古屋彰: "プログラミング言語Scalaを用いたハードウェア設計手法の効率化とその実装," 第38回パルテノン研究会資料集, pp. 7-14, Dec. 2012.
藤井惇司，渡邊誠也，名古屋彰: "再構成可能ハードウェア向けパターンマッチング処理実現手法の比較評価," 電子情報通信学会 2012年総合大会学生ポスターセッション予稿集, ISS-P-274, p. 150, Mar. 2012.
森本貴宏，渡邊誠也，名古屋彰: "ハードウェア設計における浮動小数点演算器の精度評価手法に関する検討," 電子情報通信学会 2012年総合大会学生ポスターセッション予稿集, ISS-P-233, p. 109, Mar. 2012.
畑広志，渡邊誠也，名古屋彰: "OpenCLを用いたハードウェア設計環境の実現の検討," 電子情報通信学会 2012年総合大会学生ポスターセッション予稿集, ISS-P-228, p. 104, Mar. 2012.
栗谷本賢志，渡邊誠也，名古屋彰: "ハードウェア記述言語NSLとSFLの比較と論理合成結果による評価," 電子情報通信学会 2012年総合大会学生ポスターセッション予稿集, ISS-P-108, p. 8, Mar. 2012.
山先秀昌，渡邊誠也，名古屋彰: "部分再構成可能FPGAへのAES暗号回路の実装手法の検討," 電子情報通信学会 2012年総合大会情報・システム講演論文集1, D-18-4, p. 235, Mar. 2012.
友野純, 渡邊誠也, 名古屋彰: "Left-Looking法によるLU分解のGPU実装と評価," 電気・情報関連学会平成23年中国支部連合大会講演論文集, 20-10, pp. 191-192, Oct. 2011.
福田龍祐, 渡邊誠也, 名古屋彰: "JPEG 2000におけるDWTのGPUへの実装と評価," 電気・情報関連学会平成23年中国支部連合大会講演論文集, 20-9, pp. 189-190, Oct. 2011.
野上将人, 渡邊誠也, 名古屋彰: "動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案," 電子情報通信学会技術研究報告, RECONF2011-37, pp. 87-92, Sep. 2011.
渡邊誠也, 栗谷本賢志, 森本貴宏, 名古屋彰: "情報系学科におけるSFL/PARTHENONを利用したマイクロプロセッサ設計実験とそれを支援するソフトウェア ― 教員と学生の立場から ―," 第37回パルテノン研究会資料集, pp. 17-24, Sep. 2011.
古島直道, 渡邊誠也, 名古屋彰: "動的再構成可能ハードウェアの設計におけるJHDL利用手法の提案," 情報処理学会/電子情報通信学会第10回情報科学技術フォーラム(FIT 2011), C-011, pp. 407-412, Sep. 2011.
古島直道, 渡邊誠也, 名古屋彰: "動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討," 電子情報通信学会技術研究報告, RECONF2010-72, CPSY2010-58, VLD2010-103, 情報処理学会研究報告, 2011-SLDM-148-23, pp. 133-138, Jan. 2011.
山先秀昌, 渡邊誠也, 名古屋彰: "AES暗号回路のFPGAへの実装と評価," 電気・情報関連学会平成22年中国支部連合大会講演論文集, 20-3, pp. 236-237, Oct. 2010.
畑広志, 渡邊誠也, 名古屋彰: "JPEG 2000におけるDWTのハードウェア化とその評価," 電気・情報関連学会平成22年中国支部連合大会講演論文集, 20-2, pp. 234-235, Oct. 2010.
竹下洸資, 渡邊誠也, 名古屋彰: "CUDAを用いた並列LU分解の実装と評価," 電気・情報関連学会平成22年中国支部連合大会講演論文集, 20-1, pp. 232-233, Oct. 2010.
山先秀昌, 渡邊誠也, 名古屋彰: "SFLによるAES暗号回路の設計とFPGAへの実装評価," 第36回パルテノン研究会資料集, pp. 15-21, Aug. 2010.
竹下洸資, 渡邊誠也, 名古屋彰: "並列LU分解のCUDAによるGPGPU向け実装と評価," 第36回パルテノン研究会資料集, pp. 1-8, Aug. 2010.
岸本祐司, 渡邊誠也, 名古屋彰: "OpenCLを用いたハードウェア設計手法の提案," 第35回パルテノン研究会資料集, pp. 9-16, Mar. 2010.
尾田一朗, 渡邊誠也, 名古屋彰: "JPEG 2000エンコーダのFPGAへの設計と評価," 第35回パルテノン研究会資料集, pp. 1-8, Mar. 2010.
竹永直樹, 渡邊誠也, 名古屋彰: "Javaを用いたプロセッサシミュレータへのスナップショット機能の実装," 電気・情報関連学会平成21年中国支部連合大会講演論文集, 20-4, pp. 466-467, Oct. 2009.
古島直道, 渡邊誠也, 名古屋彰: "動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価," 電子情報通信学会技術研究報告, RECONF2009-30, pp. 67-72, Sep. 2009.
宮田康治, 渡邊誠也, 名古屋彰: "H.264エンコーダ向けDCTのハードウェア化とその評価," 第34回パルテノン研究会資料集, pp. 89-95, Aug. 2009.
田食洋輔, 渡邊誠也, 名古屋彰: "PARTHENONにおける論理合成処理の並列化," 第34回パルテノン研究会資料集, pp. 5-12, Aug. 2009.
古島直道, 渡邊誠也, 名古屋彰: "動的再構成可能プロセッサへのJPEGエンコーダの実装と評価," 電子情報通信学会技術研究報告, RECONF2008-24, pp. 7-12, Sep. 2008.
寶満剛, 渡邊誠也, 名古屋彰: "マルウェア検出処理のハードウェア化の検討," 情報処理学会第70回全国大会講演論文集(3分冊), 5ZB-6, pp. 459-460, Mar. 2008.
濱野尚, 渡邊誠也, 名古屋彰: "Javaを用いたプロセッサシミュレータのマルチスレッド化," 電気・情報関連学会平成19年中国支部連合大会講演論文集, 20-4, pp. 320-321, Oct. 2007.
坪井秀幸, 塩澤恒道，小西隆介, 中田広, 伊藤秀之, 名古屋彰: "Sea-of-LUTs型動的再構成可能ハードウェアの試験方式," 電子情報通信学会第1回リコンフィギャラブルシステム研究会論文集, pp. 133-140, Sep. 2003.
小西隆介, 伊藤秀之, 中田広, 名古屋彰: "動的再構成可能アーキテクチャの視覚的シミュレータの開発," 電子情報通信学会第1回リコンフィギャラブルシステム研究会論文集, pp. 127-131, Sep. 2003.
伊藤秀之, 小西隆介, 中田広, 坪井秀幸, 名古屋彰: "動的再構成可能論理LSI PCA-2," 電子情報通信学会第1回リコンフィギャラブルシステム研究会論文集, pp. 119-126, Sep. 2003.
稲森稔, 永見康一, 名古屋彰: "PCA可変部への組合わせ回路のマッピング手法の検討," 電子情報通信学会技術研究報告, VLD2003-1, pp. 1-6, 情報処理学会研究報告, 2003-SLDM-110-1, pp. 1-6, May 2003.
小西隆介, 伊藤秀之, 中田広, 名古屋彰: "自己再構成機能をもつ非同期式LSIの回路高速化の検討," 電子情報通信学会技術研究報告, VLD2002-104, ICD2002-148, DC2002-56, pp. 133-138, Nov. 2002.
坪井秀幸, 塩澤恒道, 奥山祐市, 名古屋彰: "動的再構成可能ハードウェア上へのスケーラブルスイッチの実装に関する検討," 電子情報通信学会技術研究報告, CPSY2002-59, pp. 49-54, 情報処理学会研究報告, 2002-SLDM-107-9, pp. 49-54, Nov. 2002.
名古屋彰: "自律再構成可能アーキテクチャPCAとその応用," 電子情報通信学会技術研究報告, DSP2002-134, ICD2002-122, IE2002-85, pp. 25-30, Oct. 2002.
奥山祐市, 塩澤恒道, 中根良樹, 名古屋彰: "PCA上への画像処理アプリケーションの実装に関する検討," 電子情報通信学会 2002年基礎・境界ソサイエティ大会講演論文集, SA-1-3, pp. 199-200, Sep. 2002.
坪井秀幸, 塩澤恒道, 永見康一, 名古屋彰: "動的再構成可能なハードウェアの自己診断手法," 電子情報通信学会 2002年基礎・境界ソサイエティ大会講演論文集, SA-1-2, pp. 197-198, Sep. 2002.
中田広, 伊藤秀之, 小西隆介, 名古屋彰: "PCAで実現される自己参照・書換・増殖可能なハードウェア," 電子情報通信学会 2002年基礎・境界ソサイエティ大会講演論文集, SA-1-1, pp. 195-196, Sep. 2002.
名古屋彰: "ディジタル・デバイス－自律適応可能なハードウェア：プラスティック・セル・アーキテクチャ," 電子情報通信学会 2001年通信ソサイエティ大会特別企画, KB-2 ソフトウェア無線の理論的面白さと実用化の課題(パネル討論), (予稿なし), Sep. 2001.
名古屋彰: "NTTにおけるPCA研究の状況," 第17回パルテノン研究会資料集, pp. 6-9, Dec. 2000.
坪井秀幸, 小林英史, 塩澤恒道, 永見康一, 名古屋彰: "自律的再構成可能なハードウェアにおける試験方式の検討," 電子情報通信学会技術研究報告, VLD2000-80, ICD2000-137, FTS2000-45, pp. 65-70, Nov. 2000.
小西隆介, 伊藤秀之, 中田広, 塩澤恒道, 稲森稔, 名古屋彰: "非同期式動的再構成可能LSIによる自己複製回路," 電子情報通信学会技術研究報告, VLD2000-79, ICD2000-136, FTS2000-44, pp. 59-64, Nov. 2000.
青山一生, 澤田宏, 名古屋彰, 中島和生: "しきい論理に基づく再構成可能デバイスの可変論理部," 電子情報通信学会技術研究報告, VLD2000-76, ICD2000-133, FTS2000-41, pp. 41-46, Nov. 2000.
伊藤秀之, 小西隆介, 中田広, 小栗清, 永見康一, 塩澤恒道, ノルバートイムリック, 稲森稔, 名古屋彰: "動的再構成可能論理LSI - PCA-1," 電子情報通信学会技術研究報告, ICD2000-47, SDM2000-93, ED2000-111, pp. 9-16, Aug. 2000.
塩澤恒道, 永見康一, 小栗清, 名古屋彰: "GUI環境下でのSFL言語シミュレータ," 第16回パルテノン研究会資料集, pp. 43-50, May 2000.
小西隆介, 伊藤秀之, 中田広, 小栗清, 名古屋彰: "PCAの実現を支援するソフトウェア," 第16回パルテノン研究会資料集, pp. 3-12, May 2000.
青山一生, 澤田宏, 名古屋彰: "ニューロンMOSによる対称関数回路の設計," 電子情報通信学会 2000年総合大会講演論文集, A-3-17, p. 85, Mar. 2000.
青山一生, 澤田宏, 名古屋彰, 中島和生: "ニューロンMOSによる対称関数回路の設計手法," 電子情報通信学会技術研究報告, CPSY99-90, pp. 49-56, 情報処理学会研究報告, 99-SLDM-93-12, pp. 87-94, Nov. 1999.
澤田宏, 青山一生, 名古屋彰, 中島和生: "ニューロンMOSを可変論理部に用いた再構成可能デバイスに関する検討," 電子情報通信学会技術研究報告, CPSY99-89, pp. 41-48, 情報処理学会研究報告, 99-SLDM-93-11, pp. 79-86, Nov. 1999.
小林英史, 澤田宏, 名古屋彰: "LUT敷詰め型デバイスの可用性を向上させるレイアウト手法の提案," 電気関係学会平成11年関西支部連合大会講演論文集, S6-5, p. S34, Nov. 1999.
松浦昭洋, 名古屋彰: "再構成メッシュの線形時間遅延モデルについて," 電子情報通信学会 1999年総合大会講演論文集, D-6-10, p. 90, Mar. 1999.
永野秀尚, 須山敬之, 名古屋彰: "再構成可能なハードウェアを用いた線形ブロック符号の性能評価の高速化," 電子情報通信学会技術研究報告, VLD98-144, ICD98-290, pp. 25-32, Mar. 1999.
山下茂, 澤田宏, 名古屋彰: "論理関数の種々の分解手法を統合したLUT向けの回路合成," 第13回パルテノン研究会資料集, pp. 47-56, Dec. 1998.
山下茂, 澤田宏, 名古屋彰: "論理関数の種々の分解手法を統合したLUT回路合成法," 電子情報通信学会技術研究報告, CPSY98-131, VLD98-111, pp. 91-98, 情報処理学会研究報告, 98-DA-90-13, pp. 91-98, Dec. 1998.
須山敬之, 横尾真, 名古屋彰: "再構成可能なハードウェアを用いた充足可能性問題の解法," 電子情報通信学会技術研究報告, CPSY98-123, VLD98-103, pp. 31-38, 情報処理学会研究報告, 98-DA-90-5, pp. 31-38, Dec. 1998.
澤田宏, 山下茂, 名古屋彰: "変数の重なりのない単純な関数分解を用いた組合せ回路の改善方法," 電子情報通信学会技術研究報告, CPSY98-88, pp. 55-60, 情報処理学会研究報告, 98-DA-89-15, pp. 107-112, Sep. 1998.
松浦昭洋, 永野秀尚, 名古屋彰: "フラクタル画像圧縮の再構成可能アーキテクチャによる実現法," 電子情報通信学会技術研究報告, CPSY98-83, pp. 15-22, 情報処理学会研究報告, 98-DA-89-10, pp. 67-74, Sep. 1998.
小栗清, 伊藤秀之, 小西隆介, 名古屋彰: "布線論理による汎用計算機構," 電子情報通信学会技術研究報告, CPSY98-54, pp. 45-52, Aug. 1998.
松浦昭洋, 名古屋彰: "Addition-Shift-Sequence問題の計算複雑度について," 電子情報通信学会技術研究報告, COMP97-82, pp. 31-38, Jan. 1998.
山下茂, 澤田宏, 名古屋彰: "論理関数の自由度の新しい表現方法とそのFPGA向け論理設計への応用," 電子情報通信学会技術研究報告, CPSY97-93, VLD97-105, pp. 37-44, Dec. 1997.
永野秀尚, 須山敬之, 名古屋彰, 上田義勝, 中村行宏: "PARTHENONとFPGAマッピングツールの連携に関する検討 -GateFieldの場合-," 第11回パルテノン研究会資料集, pp. 67-76, Dec. 1997.
山下茂, 澤田宏, 名古屋彰: "高速化指向の関数分解と新しい自由度を用いた論理回路の簡単化," 第11回パルテノン研究会資料集, pp. 21-32, Dec. 1997.
菅竜二, 中村行宏, 澤田宏, 山下茂, 名古屋彰: "判別式による変数分割法を用いた関数分解," 第11回パルテノン研究会資料集, pp. 13-20, Dec. 1997.
澤田宏, 山下茂, 名古屋彰: "検出が容易な関数分解と多段論理合成への応用," 第11回パルテノン研究会資料集, pp. 3-11, Dec. 1997.
澤田宏, 山下茂, 名古屋彰: "対称変数の検出による関数分解の高速化と多段論理合成への応用," 電子情報通信学会技術研究報告, CPSY97-84, pp. 119-126, 情報処理学会研究報告, 97-DA-85-21, pp. 143-150, Oct. 1997.
名古屋彰: "将来のアーキテクチャ設計技術," 第10回パルテノン研究会資料集, pp. 15-16, Apr. 1997.
須山敬之, 横尾真, 澤田宏, 名古屋彰: "FPGAと論理合成システムを用いた充足可能性問題の解法," 電子情報通信学会技術研究報告 CPSY96-98, VLD96-86, pp. 167-174, Dec. 1996.
澤田宏, 山下茂, 名古屋彰: "対称変数のグループ化に基づく限定された形の単純な関数分解," 第8回 BDDワークショップ, Dec. 1996.
須山敬之, 横尾真, 澤田宏, 名古屋彰: "PARTHENONとFPGAを用いた充足可能性問題の解法," 第9回パルテノン研究会資料集, pp. 91-98, Dec. 1996.
山下茂, 澤田宏, 名古屋彰: "A New Method to Express Functional Permissibilities for LUT based FPGAs and Its Applications," 第7回 BDDワークショップ, Jul. 1996.
雪下充輝, 名古屋彰, 伊藤康史, 木村晋二: "ハードウェア/ソフトウェア協調設計システム," 情報処理学会研究報告, 95-DA-78-21, 95-ARC-115-21, pp. 127-132, Dec. 1995.
松浦昭洋, 野村亮, 名古屋彰: "割り当て確率に基づくデータフローグラフのスケジューリング手法," 情報処理学会研究報告, 95-DA-78-3, 95-ARC-115-3, pp. 13-18, Dec. 1995.
澤田宏, 須山敬之, 雪下充輝, 名古屋彰: "関数分解と依存変数最小化を用いたテーブル参照型FPGAの論理合成," 第7回パルテノン研究会資料集, pp. 37-44, Nov. 1995.
名古屋彰, 雪下充輝, 野村亮: "自動設計される並列処理アーキテクチャ," 第5回超並列計算研究会資料, pp. 1-7, Oct. 1995.
須山敬之, 名古屋彰, 小栗清, 雪下充輝, 関川浩: "PARTHENONにおける最新の論理合成機能," 電子情報通信学会技術報告, VLD93-103, ICD93-198, pp. 41-48, Mar. 1994.
須山敬之, 名古屋彰: "PARTHENON 2.2 組合せ回路くくりだしによる回路削減方式," 第3回パルテノン研究会資料集, pp. 23-32, Nov. 1993.
須山敬之, 名古屋彰, 小栗清, 中村行宏: "高位設計システムPARTHENONとFPGAマッピングツールとの接続に関する試行結果," FPGA/PLD Design Conference 応用技術論文集, pp. 256-263, Jul. 1993.
中村行宏, 小栗清, 名古屋彰, 雪下充輝, 野村亮: "高位論理合成システムPARTHENONによるプロセッサ設計," マイクロエレクトロニクス研究開発機構並列処理プロセッサシンポジウム, Jul. 1993.
須山敬之, 名古屋彰, 小栗清, 中村行宏: "PARTHENONとFPGAマッピングツールとの接続に関する一考察," 第2回パルテノン研究会資料集, pp. 29-34, Apr. 1993.
小栗清, 中村行宏, 名古屋彰, 野村亮, 雪下充輝, 関川浩, 大黒毅, 須山敬之: "PARTHENON-Ver.2.2の特徴," Automated Design and Engineering for Electronics Japan (ADEE Japan '93) セミナー資料 A6, pp. 19-28, Jan. 1993.
小栗清, 中村行宏, 名古屋彰, 野村亮, 雪下充輝, 関川浩, 大黒毅: "PARTHENONに関する最近の研究開発状況," 第1回パルテノン研究会資料集, pp. 15-20, Nov. 1992.
野村亮, 名古屋彰, 中村行宏, 小栗清: "大規模ASIC向き多段論理最適化," 電子情報通信学会技術報告, VLD90-108, pp. 81-88, Feb. 1991.
関川浩, 名古屋彰, 小栗清, 中村行宏: "データ転送路の自動割付," 情報処理学会第41回全国大会講演論文集(6), pp. 1-2, Sep. 1990.
名古屋彰: "汎用プロセッサの性能試験方法の検討," 情報処理学会第33回全国大会講演論文集(1), pp. 177-178, Oct. 1986.
名古屋彰, 鈴木正雄: "データリンク制御用LSIの設計," 電子通信学会光・電波部門全国大会講演論文集, pp. 261-262, Oct. 1984.
名古屋彰: "多種のフレームフォーマットに対応できる通信制御用LSIの構成法についての一考察," 電子通信学会通信部門全国大会講演論文集, p. 73, Aug. 1982.
名古屋彰, 木村行男: "分散制御形の高速ループネットワーク実現についての一考察," 情報処理学会第24回全国大会講演論文集, pp. 621-622, Mar. 1982.

解説記事等

名古屋彰: "PARTHENONの論理回路最適化プログラムの利用技法," 第17回PARTHENON講習会資料(CD-R), pp. 1-24, Sep. 2011.
名古屋彰: "PARTHENONの概要," 第17回PARTHENON講習会資料(CD-R), pp. 1-10 (スライド pp. 1-88), Sep. 2011.
名古屋彰: "研究最前線リコンフィギャラブルシステム研究会," 電子情報通信学会情報・システムソサイエティ誌, Vol. 16, No. 1, pp. 4-5, May 2011.
名古屋彰: "PARTHENONの論理回路最適化プログラムの利用技法," 第12回PARTHENON講習会テキスト, pp. 97-122, Aug. 2004.
名古屋彰: "PARTHENONの概要," 第12回PARTHENON講習会テキスト, pp. 85-96, Aug. 2004.
名古屋彰: "自律再構成可能なハードウェア — プラスティックセルアーキテクチャ(PCA) —," 電子情報通信学会誌, Vol. 87, No. 4, pp. 303-308, Apr. 2004.
名古屋彰: "PARTHENONの概要," 第11回PARTHENON講習会テキスト, pp. 129-140, Aug. 2003.
T. Suyama, M. Yokoo, H. Sawada and A. Nagoya: "Solving satisfiability problems by using reconfigurable hardware," Electronics and Communications in Japan (Part II: Electronics), Vol. 86, Issue 3, Wiley Periodicals, Inc., pp. 35-46, Feb. 2003.
名古屋彰: "PARTHENONの概要," 第10回PARTHENON講習会テキスト, pp. 3-14, Aug. 2002.
S. Yamashita, H. Sawada and A. Nagoya: "A New Notion for Functional Flexibility: A Summary," IEEE Circuits and Systems Magazine, Vol. 2, No. 2, pp. 52-54, 2nd qr. 2002.
名古屋彰: "自律再構成可能アーキテクチャPCA," 計測と制御, Vol. 40, No. 12, pp. 911-914, Dec. 2001.
名古屋彰: "PARTHENONの概要," 第9回PARTHENON講習会テキスト, pp. 3-13, Aug. 2001.
名古屋彰, 山下茂, 稲森稔, 澤田宏: "PCA可変部向けの論理最適化手法," NTT R&D, Vol. 49, No. 9, pp. 537-545, Sep. 2000.
名古屋彰, 小栗清: "プラスティックセルアーキテクチャ(PCA)技術の概要," NTT R&D, Vol. 49, No. 9, pp. 513-517, Sep. 2000.
名古屋彰: "新しい並列処理アーキテクチャとその設計技術," NTT R&D, Vol. 46, No. 2, pp. 153-158, Feb. 1997.
中村行宏, 小栗清, 塩澤恒道, 伊藤秀之, 永見康一, 名古屋彰, 野村亮, 雪下充輝, 澤田宏, 須山敬之, 松浦昭洋, 山下茂: "はじめてのPARTHENON CD-ROM版," DESIGN WAVE MAGAZINE, No. 3, CQ出版社, May 1996.
名古屋彰: "ハードウェア記述言語によるASIC設計講座第10回論理最適化プログラムの利用技法," トランジスタ技術, Vol. 32, No. 3, pp. 345-354, Mar. 1995.
名古屋彰: "SFL/PARTHENONによるトップダウン設計のすすめ," インターフェース, Vol. 20, No. 6, pp. 196-206, Jun. 1994.
名古屋彰: "高位論理合成システム PARTHENON," 電気通信, Vol. 56, No. 562, pp. 66-76, Oct. 1993.
中村行宏, 小栗清, 野村亮, 名古屋彰, 雪下充輝: "新しい動作記述言語による論理LSIの知的合成システム," 第38回大河内賞受賞業績報告書, pp. 51-61, Dec. 1992.
小栗清, 中村行宏, 野村亮, 名古屋彰: "主要なハードウェア記述言語の特徴と標準化状況 SFL," 情報処理, Vol. 33, No. 11, pp. 1256-1262, Nov. 1992.
名古屋彰: "論理の簡単化," 人工知能学会誌, Vol. 7, No. 3, pp. 540-542, May 1992.
S. Shiokawa, Y. Obashi and A. Nagoya: "DIPS-11/5E Series Mainframes," Review of the Electrical Communications Laboratories, Vol. 35, No. 6, pp. 633-641, Nov. 1987.
塩川鎮雄, 名古屋彰, 松本秋彦, 田尻和夫: "DIPS-11/5Eシリーズ論理装置," NTT電気通信研究所研究実用化報告, Vol. 36, No. 1, pp. 57-65, Jan. 1987.

書籍

小栗清, 名古屋彰: "第8章プラスティックセルアーキテクチャ(PCA)," 末吉敏則, 天野英晴 (編), リコンフィギャラブルシステム, オーム社, pp. 209-233, Aug. 2005, ISBN 4-274-20071-X.
小栗清, 名古屋彰, 野村亮, 雪下充輝: はじめてのPARTHENON, CQ出版社, Sep. 1994, ISBN 4-7898-3799-8.
中村行宏, 名古屋彰: "第14章 ASICのアーキテクチャ設計技術," 今井正治 (編), ASIC技術の基礎と応用, 電子情報通信学会, pp. 230-251, Feb. 1994, ISBN 4-88552-120-3.
Y. Nakamura, K. Oguri and A. Nagoya: "9. Synthesis from Pure Behavioral Descriptions," R. Camposano and W. Wolf (eds.), High-level VLSI Synthesis, Kluwer Academic Publishers, pp. 205-229, Jun. 1991, ISBN 0-7923-9159-4.